Implementaç˜ao em VHDL de uma Arquitetura Paralela de um Código de Reed-Solomon Aplicado ...

116 Pages·2015·3.38 MB·Portuguese

Arley Henrique Salvador
Implementac¸a˜o em VHDL de uma Arquitetura
Paralela de um Co´digo de Reed-Solomon
Aplicado a Redes OTN
Campinas
2015
i
ii
Universidade Estadual de Campinas
Faculdade de Engenharia El´etrica e de Computa¸ca˜o
Arley Henrique Salvador
Implementac¸a˜o em VHDL de uma Arquitetura
Paralela de um Co´digo de Reed-Solomon
Aplicado a Redes OTN
Disserta¸ca˜o de mestrado apresentada a` Faculdade
de Engenharia El´etrica e de Computac¸˜ao como
parte dos requisitos exigidos para a obten¸c˜ao do
´
t´ıtulo de Mestre em Engenharia El´etrica. Area de
concentrac¸˜ao: Telecomunica¸co˜es e Telem´atica.
Orientador: Dalton Soares Arantes.
Co-orientador: Ju´lio C´esar R. F. de Oliveira.
Este exemplar corresponde `a vers˜ao final
da dissertac¸˜ao defendida pelo aluno Arley
Henrique Salvador, e orientada pelo Prof.
Dr. Dalton Soares Arantes
Campinas
2015
iii
iv
v
vi
Resumo
Este trabalho apresenta a implementa¸c˜ao de uma arquitetura paralela de um c´odigo
corretor de erros para aplicac¸˜oes em redes o´pticas que utilizam a t´ecnica Foward
Error Correction (FEC). O algoritmo FEC especificamente tratado neste trabalho
´e o Reed-Solomon, que ´e destinado principalmente a sistemas que sofrem influˆencia
causada por erros em rajadas somados ao sinal durante a transmiss˜ao, o que o torna
adequado para transmisso˜es ´opticas. S˜ao expostas estruturas seriais de codificador e
decodificador FEC e as etapas para convertˆe-las para uma estrutura paralela. Apo´s
descrever as etapas de convers˜ao de uma estrutura serial para paralela´e apresentada
a estrutura do codificador/decodficador FEC Reed-Solomon RS(255,239) com estru-
tura paralela para operar em redes ´opticas a uma taxa de 100 Gbit/s. Esta descri¸ca˜o
exemplificativa ´e o objetivo principal deste trabalho. A implementac¸˜ao paralela do
FEC oferece como vantagem a capacidade de processar os dados de forma ra´pida,
permitindo o emprego desta solu¸ca˜o em sistemas com altas taxas de dados. Foi
elaborado um ambiente de testes com uma aplica¸ca˜o em redes de transporte ´optico,
ou Optical Transport Network (OTN). Esta funcionalidade consiste de um Trans-
ponder, que tem a fun¸c˜ao de mapear um cliente de 100 Gigabits Ethernet dentro de
uma estrutura de quadro destinado a transmiss˜ao de dados em redes ´opticas. Deste
modo, poˆde-se comprovar os resultados e o desempenho da estrutura proposta.
´
Palavras-chaves: Corre¸ca˜o de Erro. Reed-Solomon. Redes de Transporte Optico.
OTN. Estrutura Paralela. Aplica¸co˜es OTN em 100 Gbit/s.
vii
viii
Abstract
This paper presents the implementation of a parallel architecture for an error-
correcting code for optical applications that uses the Forward Error Correction
(FEC) technique. The FEC algorithm specifically addressed in this work is ap-
plied to the Reed-Solomon, which is mainly intended for systems that are harmed
by burst errors, which makes it suitable for optical transmissions. A serial FEC
encoder/decoder structure and the steps to convert it to a parallel approach are
addressed in this work. An example of method that generates an encoder/decoder
for a RS(255,239) Reed-Solomon code with parallel structure, able to operate at 100
Gbit/s data rate in optical networks, is also presented. The parallel implementation
offers higher FEC processing speeds to handle higher throughputs. A test environ-
ment was designed with an application in optical transport networks (OTN). This
feature consists of a transponder which maps a 100 Gigabit Ethernet client inside an
OTN frame structure. With this setup the expected results for the proposed FEC
circuitry could be experimentally verified.
Key-words: Forward Error Correction. Reed-Solomon. Optical Transport Network.
OTN. Parallel Structure. OTN Applications for 100 Gbit/s.
ix
x