Phase Locked Loop

46 Pages·1997·0.878 MB·German

by  Thomas Rethmann

Phase-Locked-Loop
Studienarbeit
von
Thomas Rethmann
Arbeitsbereich Nachrichtentechnik
Bremen, 24.11.97
Phase-Locked-Loop
Studienarbeit
von
Thomas Rethmann
Ausgabetermin: 1.06.97
Abgabetermin: 30.11.97
Betreuer: Dipl.-Ing. Frank Jordan
Zust(cid:127)andiger Hochschullehrer: Prof. Dr.-Ing. K.D. Kammeyer
Arbeitsbereich Nachrichtentechnik
Fachbereich Physik/Elektrotechnik (FB 1)
Arbeitsbereich Nachrichtentechnik
Postfach 33 04 40
D-28334 Bremen
Ichversichere, da(cid:25)ichdieStudienarbeitselbst(cid:127)andigverfa(cid:25)t undkeineanderen
als die angegebenen Quellen und Hilfsmittel benutzt habe.
Bremen, 24.11.97
::::::::::::::::::::::::::::::::::::::::::::::::::::
Inhaltsverzeichnis
1 Einleitung 4
1.1 Die Funktionsweise des PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.2 Bestandteile des Phase-Locked-Loops . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2.1 Phasendetektor (PD). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2.2 Schleifen(cid:12)lter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.3 Spannungsgesteuerter Oszillator (VCO) . . . . . . . . . . . . . . . . . . . 11
1.2.4 Frequenzteiler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.3 Begri(cid:11)e und Gr(cid:127)o(cid:25)en . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2 Theorie des PLL mit digitalem PD 15
2.1 Der Ein(cid:13)u(cid:25) des digitalen Phasendetektors auf das Verhalten des PLL . . . . . . 15
2.1.1 Das (cid:13)ankengetriggerte J-K-Flip-Flop (Typ 3) . . . . . . . . . . . . . . . . 16
2.1.2 Das Exklusiv-ODER-Gatter . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.1.3 Detektorschaltung Typ 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.2 Das Einrastverhalten des PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.3 Das dynamische Verhalten des PLL im eingerasteten Zustand . . . . . . . . . . . 30
3 Matlab-Simulation eines digitalen PLL 36
3.1 Einleitung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.2 Aufbau . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.3 Implementierung der Funktionsbl(cid:127)ocke . . . . . . . . . . . . . . . . . . . . . . . . 37
3.3.1 Der Phasendetektor pd1.m . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.3.2 Der Phasendetektor pd2.m . . . . . . . . . . . . . . . . . . . . . . . . . . 38
3.3.3 Das Schleifen(cid:12)lter loop(cid:12)lt.m. . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.3.4 Der VCO myvco.m . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.4 Betrachtung der Arbeitsweise eines PLL . . . . . . . . . . . . . . . . . . . . . . . 43
3.5 Schlu(cid:25)betrachtung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Kapitel 1
Einleitung
Diese Studienarbeit besch(cid:127)aftigt sich ausfu(cid:127)hrlich mit der theoretischen Erarbeitung der Arbeits-
prinzipien und Funktionsweise eines Phase-Locked-Loop (PLL). Sie steht in direktem Bezug
zu der Arbeit von Marc Lemmel, die sich ausfu(cid:127)hrlich mit der praktischen Umsetzung der hier
gewonnenen Ergebnisse besch(cid:127)aftigt und parallel bzw. in Zusammenarbeit und unter stetigem
Erfahrungsaustausch entstanden ist.
Die Zielsetzung dieser Arbeit umfa(cid:25)t die Konzipierung eines Laborversuches im Rahmen des
Grundlagenlabors Nachrichtentechnik. Die aus der Sekund(cid:127)ar-Literatur recherchierten Ergeb-
nisse werden zu einem theoretischen Versuchsskript verarbeitet, das als Grundlage fu(cid:127)r die
reibungslose Durchfu(cid:127)hrung des Laborversuchs dient. Hierbei wird notwendiges Basiswissen
vermittelt und anschaulich dargeboten.
Im ersten Abschnitt wird der Phasenregelkreis (PLL) vorgestellt und kurz die grunds(cid:127)atzliche
Arbeitsweise der einzelnen Bl(cid:127)ocke beschrieben. Es wird dabei besonderer Wert auf die Vermitt-
lung des grunds(cid:127)atzlichen Funktionsprinzips gelegt. In den folgenden Kapiteln werden dann die
einzelnen Komponenten in ihren verschiedenen Ausfu(cid:127)hrungen und die detaillierte Arbeitsweise
von kompletten Phasenregelkreisen mit digitalen Phasendetektoren behandelt.
ImweiterenwirdeindigitalerPLLinMatlabsimuliertunddieErgebnissemitdentheoretischen
Vorraussagen verglichen.
1.1 Die Funktionsweise des PLL
Ein PLL ist ein Regelsystem, dessen Aufgabe darin besteht, einen internen Oszillator in bezug
auf die Frequenz mit einem Eingangssignal zu synchronisieren. Im synchronisierten Zustand
des PLL ist die Phasenverschiebung zwischen Eingangssignal und Oszillatorsignal konstant, so
da(cid:25) dadurch die interne Frequenz mit dem Eingangssignal exakt u(cid:127)bereinstimmt. Sobald aber
zwischen beiden Signalen eine A(cid:127)nderung der Phasenverschiebung auftritt, wird der Oszillator
automatisch nachgeregelt, bis die Phasenverschiebung wieder konstant ist. Aus dieser Arbeits-
weise ergab sich der Name \Phasenregelkreis\ bzw. \Phase-locked loop\ (w(cid:127)ortlich: in Phase
eingerasteter Regelkreis).
Bild 1.1: PLL-Prinzip U(cid:127)bersicht
Ein PLL besteht grunds(cid:127)atzlich aus drei Funktionsbl(cid:127)ocken:
1. spannungsgesteuerter Oszillator (Voltage Controlled Oscillator = VCO)
2. Phasen-Detektor (Phase Detector = PD oder Phase Comparator = PC)
3. Schleifen(cid:12)lter (Loop Filter = LF)
Die interessierenden Signale beim PLL sind (vgl. Abbildung 1.1):
(cid:15) Eingangssignal (Synchronisationssignal) u1(t)
(cid:15) !1(t) = Kreisfrequenz von u1(t)
(cid:15) Referenzsignal (Ausgangssignal des VCO) u2(t)
(cid:15) !2(t) = Kreisfrequenz von u2(t)
(cid:15) Detektorsignal ud(t)
(cid:15) Filtersignal uf(t)
(cid:15) Phasenfehler (cid:29)e = Phasenverschiebung zwischen u1 und u2
In den folgenden Abschnitten wird kurz die grunds(cid:127)atzliche Arbeitsweise der einzelnen Bl(cid:127)ocke
beschrieben.
Spannungsgesteuerter Oszillator (VCO)
Der VCO schwingt mit einer Kreisfrequenz !2, die durch das Filterausgangssignal uf bestimmt
wird, gem(cid:127)a(cid:25)
!2(t) =!0+K0uf(t) (1.1)
mit !0 = Ruhefrequenz des VCO
K0 = Verst(cid:127)arkungsfaktor des VCO (\VCO gain\)
Bild 1.2: Kennlinie des idealen VCO
Gleichung (1.1) ist in Bild 1.2 gra(cid:12)sch dargestellt. Die Gra(cid:12)k zeigt, da(cid:25) der VCO bei einer
Eingangsspannung von 0V auf seiner internen Leerlau(cid:11)requenz von !0 arbeitet.
Bild 1.3: Kennlinie des realen VCO im CD4046
In der Praxis hingegen wird ein VCO h(cid:127)au(cid:12)g im Bereich der Betriebsspannung ,z.B. 0-12V,
betrieben. Dies fu(cid:127)hrt dazu, da(cid:25) im realen Betrieb eine Ansteuerung nicht im Bereich um Null,
sondern im Bereich des mittleren Verlaufs der Kennlinie erfolgen mu(cid:25).
Phasen-Detektor (PD)
Der Phasen-Detektor PD vergleicht die Phasenlage des Eingangssignals mit derjenigen des
Referenzsignals und liefert ein Ausgangssignal ud(t) ab, das (in einem begrenzten Bereich)
proportional zur Phasenverschiebung (cid:29)e ist:
ud(t) =Kd(cid:29)e(t) (1.2)
mit Kd = Verst(cid:127)arkungsfaktor des PD (Detector gain)
Bild 1.4: Ausgang des idealen PD als Funktion vom Phasenfehler (cid:29)e
Gleichung (1.2) ist in Bild 1.4 gra(cid:12)sch dargestellt. Im praktischen Einsatz wird h(cid:127)au(cid:12)g ein
Fehlersignal(cid:29)e >0ben(cid:127)otigt,umdemVCOeinsinnvollesAnsteuersignalimBereichderpositiven
Versorgungsspannung zu liefern.
Schleifen(cid:12)lter (LF)
DieAusgangsspannungud desPhasendetektorsbestehtimallgemeinenauseinerGleichspannung
sowieeineru(cid:127)berlagertenWechselspannungskomponente, derenUrsachebeidern(cid:127)aherenBetrach-
tung in Abschnitt 1.2.1 begru(cid:127)ndet wird. Da diese Wechselspannungskomponente unerwu(cid:127)nscht
ist,wirdsiemittelseinesTiefpa(cid:25)(cid:12)ltersalsSchleifen(cid:12)lterentfernt. IndenmeistenF(cid:127)allenkommen
dabei aktive und passive Tiefpa(cid:25)(cid:12)lter erster und zweiter Ordnung zur Anwendung.
Prinzipielle Funktionsweise
Bild 1.5: Auswirkungen eines Eingangsfrequenzsprungs
Um die Funktionsweisedes PLL zu verdeutlichen, wirddas ZusammenwirkenderdreiBl(cid:127)ocke an
Hand eines Beispiels betrachtet. Das Eingangssignal habe die Kreisfrequenz !0 (Bild 1.5 links
vor der gestrichelten Linie). Dann schwingt der VCO auf seiner Ruhefrequenz, undes stellt sich
einPhasenfehler(cid:29)e =0ein. Wenn(cid:29)e =0,dannistwegen(1.2)auchdasDetektorsignalud gleich
0. Dann gilt auch uf = 0. Gerade dies ist aber die Bedingung dafu(cid:127)r, da(cid:25) der VCO auf seiner
Ruhefrequenzschwingenkann. W(cid:127)are (cid:29)e anf(cid:127)anglichnicht 0, so wu(cid:127)rdeam Ausgang des Detektors
und nach einer gewissen Verz(cid:127)ogerungszeit auch am Ausgang des Filters ein Korrektursignal uf
entstehen, das den VCO so lange schneller oder langsamer laufen lassen wu(cid:127)rde, bis sich der
Phasenfehler (cid:29)e auf 0 reduziert h(cid:127)atte.
JetztwerdedieKreisfrequenzdesEingangssignalszurZeitt0 pl(cid:127)otzlichumdenBetrag(cid:1)!gr(cid:127)o(cid:25)er.
Zwischen u1 und u2 entsteht jetzt ein Phasenfehler (cid:29)e, der allm(cid:127)ahlich gr(cid:127)o(cid:25)er wird (Kurve 1.5c
rechts nach der gestrichelten Linie). Demzufolge gibt der Phasendetektor ein Signal ud(t) ab,
das von Null an stetig w(cid:127)achst. Mit einer gewissen Verz(cid:127)ogerung wird am Ausgang des Filters
ebenfalls ein Korrektursignal uf entstehen. Dieses Signal veranla(cid:25)t den VCO nun, schneller zu
schwingen. Der Phasenfehler (cid:29)e wird allm(cid:127)ahlich wieder abgebaut. Nach einiger Zeit schwingt
der VCO auf derselben Frequenz wie das Eingangssignal, und der Phasenfehler stellt sich stabil
auf einen neuen Wert ein.
Da der VCO jetzt auf einer Frequenz schwingt, die um (cid:1)! h(cid:127)oher liegt als seine Ruhefrequenz
!0, wird sich das Filtersignal uf auf den Wert uf =(cid:1)!=K0 einstellen.
Ist nun das Eingangssignal ein frequenzmoduliertes Signal, so steht daher am Ausgang des
Loop(cid:12)lters und damit am VCO-Eingang das demodulierte Signal an. Diese Eigenschaft wird
auch im Laborversuch n(cid:127)aher untersucht.
1.2 Bestandteile des Phase-Locked-Loops
Bild 1.6: Blockschaltbild im Zeitbereich
1.2.1 Phasendetektor (PD)
Der wichtigste Bestandteil des Phase-Locked-Loop (PLL) ist der Phasendetektor. Er wird auch
h(cid:127)au(cid:12)g Phasenkomparator (engl. phase comparator) genannt und dann mit PC abgeku(cid:127)rzt.
Seine Aufgabe besteht darin, den Phasenfehler (cid:29)e zwischen den Eingangssignalen u1 und u2
zu ermitteln und als Signal ud zur Verfu(cid:127)gung zu stellen, das bei entsprechender Aufbereitung
durch das Loop(cid:12)lter den VCO so steuert, da(cid:25) der Phasenfehler den konstanten Wert annimmt,
der zur Synchronisation der beiden Frequenzen ben(cid:127)otigt wird.
Man unterscheidet grunds(cid:127)atzlich analoge und digitale Phasendetektoren und damit auch PLLs.
Lineare PDs vom Typ 1 bestehen aus einem Analogmultiplizierer und liefern, wenn man den
Ausgang durch einen geeigneten Tiefpa(cid:25) abnimmt, ein Signal, welches sinusf(cid:127)ormig vom Phasen-
fehler abh(cid:127)angt.
Fu(cid:127)r eine analoge Multiplizierschaltung (4-Quadranten-Multiplizierer) mit zwei sinusf(cid:127)ormigen
Eingangssignalen u1(t) und u2(t) und der Kreisfrequenz !1 gelten folgende Beziehungen:
u1(t)=U^10sin(!1t+(cid:29)1) (1.3)
u2(t)=U^20cos(!1t+(cid:29)2) (1.4)
Wobei U^10, U^10 die Amplituden von u1 , u2 und (cid:29)1, (cid:29)2 die Nullphasenwinkel von u1 , u2 sind.
Da de(cid:12)nitionsgem(cid:127)a(cid:25) ud das Produkt beider Signale ist, gilt
kU^10U^20
ud(t) =ku1u2 = [sin((cid:29)1(cid:0)(cid:29)2)+sin(2!1t+(cid:29)1+(cid:29)2)] (1.5)
2
worin k=const.
ud besteht demnach aus einer Gleich- und einer Wechselspannungskomponente. Da die letztere
vom Tiefpa(cid:25)(cid:12)lter (Loop(cid:12)lter) ausge(cid:12)ltert ist, wird hier nur die Gleichspannungskomponente
betrachtet. Diese sei mit u(cid:22)d bezeichnet und betr(cid:127)agt
u(cid:22)d =Kdsin(cid:29)e (1.6)
kU^10U^20
worin Kd = 2 =Verst(cid:127)arkungsfaktor des PD
(cid:29)e =(cid:29)1(cid:0)(cid:29)2=Phasenfehler
Fu(cid:127)r kleine Phasenfehler gilt sin(cid:29)e (cid:25) (cid:29)e und ud (cid:25) Kd(cid:29)e, wie es auch in der Einleitung po-
stuliert worden war. Bei eingerastetem PLL entspricht die Funktionsweise der Schaltung der
Beschreibunginder Einleitung. Das Verhaltenimnichteingerasteten Zustandistallerdingserst
bei einer n(cid:127)aheren Betrachtung des analogen PLL-Modells beschreibbar. Durch die nichtlineare
Abh(cid:127)angigkeitdesAusgangssignalsdesPD’svomPhasenfehler(cid:29)eistdiekompletteModellbildung
fu(cid:127)r analoge PLLs schwierig und nur durch aufwendige Analogiemodelle anschaulich erkl(cid:127)arbar.
Da sich der Laborversuch mit PLLsmit digitalenPDs befa(cid:25)t, wirdauf eine genaue Betrachtung
des Verhaltens der analogen PLL verzichtet (man (cid:12)ndet sie u.a. in [4]).
Die u(cid:127)brigen drei PD-Typen 2-4 sind digital und werden sp(cid:127)ater ausfu(cid:127)hrlich beschrieben.
EinweiteresKlassi(cid:12)zierungsmerkmalistnebenderPhasensensivit(cid:127)atdieFrequenzsensivit(cid:127)at, d.h.
der PD gibt auch dann ein sinnvolles Signal, wenn der Frequenzunterschied gro(cid:25) ist und der
Phasenfehler daher eine wenig sinnvolle Aussage u(cid:127)ber den Vergleich der Eingangssignale gibt.
Diese Eigenschaft wirkt sich natu(cid:127)rlich besonders auf das Akquisitionsverhalten aus, d.h. beim
U(cid:127)bergang des noch nicht eingerasteten Kreises in den eingerasteten Zustand. Ein ausschlie(cid:25)lich
phasensensitiver PD wu(cid:127)rde auch bei der doppelten oder halben (bzw. vielfachen) Frequenz
einrasten, da sich die Nulldurchg(cid:127)ange decken und daher im Prinzip in Phase liegen. Ein
frequenzsensitiver PD wu(cid:127)rde hingegen auch die Frequenz in die Betrachtung einbeziehen.
Eine weitere zu beru(cid:127)cksichtigende Eigenschaft ist hierbei das Verhalten des PDs bei unsymetri-
schen Puls-Pausen-Verh(cid:127)altnissen.
1.2.2 Schleifen(cid:12)lter
Analoge PDs liefern durch die Multiplikation Oberwellen bzw. Intermodulationsprodukte, die
am besten mit einem Tiefpa(cid:25)(cid:12)lter beseitigt werden. Digitale PD-Schaltkreise liefern h(cid:127)au(cid:12)g den
PhasenfehleralspulsbreitenmoduliertesSignaldessenGleichstromanteildieeigentlicheInforma-
tion enth(cid:127)alt. Fu(cid:127)r eine bessere Filterung mit h(cid:127)oherer Gu(cid:127)te bietet sich ein aktives Tiefpa(cid:25)(cid:12)lter
mit Integrator als Loop(cid:12)lter an.
1 1+j!(cid:28)1 1+j!(cid:28)2 1
F(s)= 1+j!(cid:28)1 1+j!((cid:28)1+(cid:28)2) j!(cid:28)1 j!(cid:28)1
mit
(cid:28)1 =R1C (cid:28)2 =R2C
Bild 1.7: Vier Filtertypen
In Tabelle 1.7 werden die typisch eingesetzten Filtervarianten und ihre U(cid:127)bertragungsfunktionen
dargestellt. Aktive Loop(cid:12)lter haben den Vorteil, da(cid:25) mit ihnen ein PI-Verhalten (Intergrator)
realisiert werden kann. Dies hat zur Folge, da(cid:25) ein Ausgangssignal zur Ansteuerung des VCO