Rechnerarchitektur: Aufbau, Organisation und Implementierung

368 Pages·1998·9.407 MB·German

by  Paul Herrmann (auth.)

Paul Herrmann
Rechnerarchitektur
Lehrbuch
Die Reihe "Lehrbuch", orientiert an den Lehrinhalten des Studiums an
Fachhochschulen und Universitäten, bietet didaktisch gut ausgearbeitetes
Know-how noch dem Stole-of-the-Art des Faches für Studenten und
Dozenten gleichermaßen.
ln der Reihe sind aus dem Fachgebiet Informatik erschienen:
Neuronale Netze und Fuzzy·Systeme
von D. Nouck, F. Klowenn und R. Kruse
Interaktive Systeme
von Christion Story
Evolutionöre Algorithmen
von Volker Nissen
Stochastik
von Gerherd Hübner
Algorithmische Uneare Algebra
von Herbert Möller
Rechnerarchitektur
von John S. Hennessy und David A. Pollersen
Neuronale Netze
von Andreas Scherer
Obiektorientiertes Plug and Play
von Andreos Solymosi
Rechnerverbindungsstrukturen
von Bernd Schürmann
Rechnerarchitektur
von Paul Herrmann
Vieweg
Paul Herrmann
Rechnerarchitektur
Aufbau, Organisation
und Implementierung
II
V18W&g
Alle Rechte vorbehalten
©Springer Fachmedien Wiesbaden 1998
Originally published by Friedr. Vieweg & Sohn Verlagsgesellschaft mbH, 8raunschweig/Wiesbaden, 1998
Der Verlag Vieweg ist ein Unternehmen der Barteismann Fachinformation GmbH.
Das Werk einschließlich aller seiner Teile ist urheberrechtlich geschützt. Jede
Verwertung außerhalb der engen Grenzen des Urheberrechtsgesetzes ist ohne
Zustimmung des Verlags unzulässig und strafbar. Das gilt insbesondere für
Vervielfältigungen, Übersetzungen, Mikroverfilmungen und die Einspeicherung
und Verarbeitung in elektronischen Systemen.
http:// www.vieweg.de
Die Wiedergabe von Gebrauchsnamen, Handelsnamen, Warenbezeichnungen usw. in diesem Werk
berechtigt auch ohne besondere Kennzeichnung nicht zu der Annahme, daß solche Namen im Sinne der
Warenzeichen- und Markenschutz-Gesetzgebung als frei zu betrachten wären und daher von jedermann
benutzt werden dürften.
Höchste inhaltliche und technische Qualität unserer Produkte ist unser Ziel. Bei der Produktion und
Verbreitung unserer Werke wollen wir die Umwelt schonen: Dieses Werk ist auf säurefreiem und chlorfrei
gebleichtem Papier gedruckt. Die Einschweißfolie besteht aus Polyäthylen und damit aus organischen
Grundstoffen, die weder bei der Herstellung noch bei der Verbrennung Schadstoffe freisetzen.
ISBN 978-3-528-05598-1 ISBN 978-3-322-99662-6 (eBook)
DOI 10.1007/978-3-322-99662-6
Vorwort zur ersten Auflage
'L 'essentiel estinvisible pour !es yeux~ repeta le petit prince, afin de se souvenir.
Antoine de Saint-Exupery: Le petit prince
Das vorliegende Buch 'Rechnerarchitektur' benutzt als Grundlage die gleichlautende
Vorlesung, die an der Universität Karlsruhe 0970-1980) von Herrn Prof. W. G.
Spruth gehalten wurde und seit 1988 bzw. 1993 an den Universitäten Tübingen und
Leipzig von ihm gehalten wird. Da die Rechnerarchitektur eine empirische Wissen
schaft darstellt, zeichnet sich diese Vorlesung durch besondere Praxisnähe aus. Herr
Prof. W. G. Spruth war über zwei Jahrzehnte im Entwicklungslabor der Firma IBM
Böblingen in leitender Position tätig und an zahlreichen Entwicklungen maßgeblich
beteiligt. Die Philosophie seiner Rechnerarchitektur besteht darin, daß die Praxis
darüber entscheidet, welche Merkmale eines Rechners bezüglich seiner Leistung sich
in der Vergangenheit bewährt haben und welche zukünftig benötigt werden.
Der vorliegende Inhalt beschreibt ausführlich und umfassend die hardware
technischen Merkmale moderner Rechnerarchitekturen und herstellerabhängig deren
konkrete Implementierungen. Ausgehend von den technologischen Möglichkeiten
und Verfahren, die momentan zur Herstellung von Chips weltweit Verwendung
finden, wird auf konkrete Schwierigkeiten im Herstellungsprozeß eingegangen. Ne
ben der Beschreibung der unterschiedlichen Arbeitsgänge bei der Entwicklung eines
neuen Prozessor-Chips, wird auf die Probleme des 'Packaging' einschließlich der
verwendeten Verfahren sowie auf die zunehmenden Energie-Probleme in modernen
Rechnersystemen aufmerksam gemacht.
Bevor spezifische Merkmale und deren Implementierung in modernen Rechnerar
chitekturen behandelt werden, wird dem Leser ein Einfachsr-Rechner vorgestellt. Es
werden sowohl die Funktionsweise der einzelnen Komponenten als auch der Da
ten- und Cantroll-Fluß des vollständigen Rechners erläutert. Die sehr begrenzte An
zahl von Maschinenbefehlen ermöglicht das grundsätzliche Verständnis der Funkti
onsweise eines typischen 'von Neumann'-Rechners.
In Bezug auf den Einfachstrechner werden in den folgenden Kapiteln signifikante
Architektur-Details untersucht und Vergleiche zwischen den Produkten bezüglich
unterschiedlicher marktfuhrender Hersteller gezogen. Einen besandem Stellenwert
nimmt dabei die Speichernutzung und -verwaltung ein. Ohne auf den konkreten
Befehlssatz einer bestimmten Rechnerarchitektur einzugehen, werden die virtuelle
V
Speichertechnik und ihre Schwierigkeiten einschließlich deren Hardware
Implementierungen behandelt.
In der Speicher-Hierarchie Hauptspeicher-Cache-Plattenspeicher kommen neben der
unterschiedlichen Speicherzellen-Implementierung, der Zellen-Ansteuerung und der
Fehlererkennung und -korrektur (Hauptspeicher) die Möglichkeiten der Cache
Implementierung sowie deren Funktionsweise einschließlich der Nachlade-Prozedur
zur Sprache.
Die Mikroprogrammierung zählt genau wie die Pipeline-Verarbeitung zur internen
Verarbeitungsstruktur einer Rechnerarchitektur. Bezüglich der Mikroprogrammierung
werden die Unterschiede zwischen horizontalen und vertikalen Mikroprogrammen
dargestellt. High Level Microcode (P AL-Code) kann zur Implementierung verschie
dener Rechnerarchitekturen benutzt werden. Die Pipeline-Verarbeitung stellt in mo
dernen Rechnerarchitekturen einen Standard dar. Mit Hilfe einer vierstufigen Pipe
line erfolgt die Erklärung der prinzipiellen Arbeitsweise. Auf die Implementierungs
Schwierigkeiten (Daten- und Steuerflußkonflikte) und deren Beseitigung (Delayed
Branch, Branch Prediction, Branch History Table) wird anhand von Beispielen hin
gewiesen.
Die theoretischen Eigenschaften von RISC-Architekturen werden ebenso eingehend
untersucht wie die praktischen Merkmale moderner RISC-Implementierungen. Von
dem Autor wird der Versuch unternommen, eine RISC-Identifikation marktüblicher
Rechnerarchitekturen auf Grund spezifischer Merkmale vorzunehmen. Auf die Ent
wicklung in Richtung 'Swing'- Architekturen wird aufmerksam gemacht.
Die Leistungsfähigkeit einer Rechenanlage bezieht sich immer auf die zu bearbei
tende Aufgabenklasse. Außer von der CPU-Leistung wird die Rechnerleistung maß
geblich von der Größe des Hauptspeichers und der Funktion der Ein-/A usgabe
Einheit beeinflußt. Letztere Funktionseinheit wird oft bei der Leistungsbewertung
unterschätzt. Die Lösung einer identischen Aufgabe auf unterschiedlichen Rech
nerarchitekturen infolge der Abarbeitung verschiedener Quellprogramme bedingt
durch den zur Verfügung stehenden Befehlssatz demonstriert die Wertlosigkeit der
Leistungsbewertung durch die Einheit MIPS.
Breiten Raum nehmen in dem vorliegenden Buch die Rechnerarchitekturen mit Su
perskalar- und Superpipeline-Funktionseinheiten ein. Anhand von Beispiel
Architekturen werden die Implementierungs-Details und die damit verbundenen
Probleme diskutiert.
Modernste leistungssteigernde Maßnahmen wie Branch Prediction, Speculative
Execution, Register Renaming und Out of Order Execution, die unter dem Oberbe
griff 'Dynamic Execution' zusammengefaßt werden können, werden eingehend am
Beispiel des Intel-Mikroprozessors 'Pentium Pro' vorgestellt. Im Vergleich dazu
werden kompatible Architekturen (Nx586, T5, K5) betrachtet.
Ausgehend von der Funktionweise stellt der Autor die spezifischen Merkmale von
Vektorrechnern und deren Möglichkeiten bzw. Grenzen bezüglich Leistungssteige
rung heraus. Obwohl sich Vektorrechner bisher traditionsgemäß in Form von Groß
VI
rechenanlagen präsentieren, existieren Ansätze, die Vektoreinrichtungen in Mikro
prozessoren zu implementieren. Die neuste Fujitsu VPP300-Architektur realisiert
erstmalig einen Vektorrechner in CMOS-Technologie.
Hardware-Einrichtungen zur Unterstützung des Betriebssystems können grob in vier
Komponenten eingeteilt werden: Speicherschutz, Privilegstufen, Stapel und Unter
brechungen. Diese werden einzeln anhand von Beispiel-Architekturen erklärt.
Die Ein- und Ausgabe eines Rechners bildet die Schnittstelle nach außen. Sie ver
knüpft periphere Geräte mit der Zentraleinheit und implementiert diejenige Archi
tektur-Komponente, die in der Regel unsichtbar ist. Es werden speziell die Platten
speicher und deren Ansteuerung behandelt. Ein- und Ausgabe-Befehle sowie Arten
der Ein-/A usgabe sind Gegenstand der Diskussion.
Im letzten Kapitel des Buches werden Parallelrechner behandelt. Dabei finden ins
besondere die praxisrelevanten Architekturen in Form von eng gekoppelten und
lose gekoppelten MIMD-Rechnern sowie einer Mischform davon besondere Beach
tung. Mit nützlichen Definitionen zum Thema 'Datenabhängigkeit' schließt das vor
liegende Buch ab.
Danksagung
Vorrangig möchte ich Herrn Prof. W.G. Spruth für die mir überlassenen Unterlagen
seiner Vorlesung 'Rechnerarchitektur' sowie für seine kritischen Hinweise und Dis
kussionen danken.
Mein Dank geht weiterhin an Herrn Dipl.-Inf. P. Sträuber und Herrn Dipl.-Inf. M.
Hartwig für die hilfreichen Anmerkungen.
Herrn G. Träger danke ich für die sorgfältige Anfertigung der Grafiken sowie für die
kompetente Verwaltung des gesamten Dokuments.
Herr Dr. H.-]. Lieske hat die mühevolle Arbeit des Scannens der Original-Bilder, die
mir großzügig von den Firmen IBM, Intel, Motorola, DEC und HP zur Verfügung
gestellt wurden, übernommen, wofür ich mich bedanken möchte.
Den Herren]. Löser, D. Lucke und J.-A. Müller bin ich für vorbereitende Arbeiten zu
Dank verpflichtet.
Frau Dipl.- Math. G. Queck, Herrn Dr. D. Bayer, Herrn Dipl.-Math. ]. Hotzky und
Herrn Dipl.-Ing. H. Hackbusch sei herzlich für die systemtechnische Unterstützung
gedankt.
VII
Ganz besonderer Dank geht an die Abteilung 'Erwachsenenbildung und Compu
ting' des Verlages Vieweg und Gabler, Herrn Dr. R. Klackenbusch und Frau U.
Walter, für das Vertrauen und die gute Zusammenarbeit.
Meiner Frau Gabriele und meiner Tochter Kirsten danke ich für das Verständnis und
die Unterstützung in schwierigen Phasen der Anfertigung des Buches.
VIII
Inhalt
1 Einführung. ........................................................................................................... 1
1.1 Allgemeine Einführung .......................................................................................... 1
1.2 Rechnerarchitektur-Begriff ..................................................................................... 4
1.3 Definitionen ........................................................................................................... 6
1. 4 Software-Architektur .............................................................................................. 6
1.5 Hardware-Architektur ............................................................................................. 8
1.6 Prinzipieller Rechnerautbau ................................................................................... 9
1.7 Hardware-Kosten eines Rechnersystems ............................................................. 12
1.8 Wichtige Kenngrößen einer Rechnerarchitektur ................................................. 13
2 Technologische Grundlagen ............................................................................. 15
2.1 Einführung ............................................................................................................ 15
2.2 Integration in der Chip-Technologie ................................................................... 15
2.3 Prozessor-Design und Hardware-Implementierung ............................................ 18
2.4 Energieprobleme in Rechnersystemen ................................................................ 26
3 Einfachst-Rechner .............................................................................................. 33
3.1 Einführung ............................................................................................................ 33
3.2 Architektur-Entscheidungen ................................................................................. 33
3.3 Funktions-Einheiten ............................................................................................. 34
3.3.1 Logische Einheit ............................................................................................. 34
3.3.2 Steuerung der ALU ......................................................................................... 35
3.3.3 Die Register .................................................................................................... 36
3.3.3.1 Funktion der Register .............................................................................. 36
3.3.3.2 Register-Implementierung ........................................................................ 37
3.3.4 Multiplexer ..................................................................................................... 40
3.3.5 Der Hauptspeicher ........................................................................................ .41
3.3.6 Bussystem ....................................................................................................... 43
3.3.7 Ablaufsteuerung ............................................................................................. 44
3.3.8 Das Leitwerk .................................................................................................. 48
3.3.9 Ein- und Ausgabe-Einheit .............................................................................. 52
3.3.10 Unterschiede zu realen Rechner-Implementierungen ................................ 54
4 Adressierung ....................................................................................................... 59
4.1 Einführung ............................................................................................................ 59
4.2 Universalregister-Maschinen ................................................................................ 60
4.3 Byte Ordering ....................................................................................................... 62
IX