Prozeßrechentechnik: Grundlagen, Hardware, Echtzeitverhalten

233 Pages·1992·6.757 MB·German

by  Dr.-Ing. Georg Färber (auth.)

Springer-Lehrbuch
Georg Färber
Prozeß
rechentee
Grundlagen, Hardware, Echtzeitverhalten
Zweite, völlig neubearbeitete und erweiterte Auflage
mit 116 Abbildungen
Springer-Verlag
Berlin Heidelberg GmbH
Dr.-lng. Georg Färber
Universitätsprofessor, Lehrstuhl rur Prozeßrechner
Technische Universität München
Die 1. Auflage erschien 1979 als Band 5 der Buchreihe Nachrichtentechnik
ISBN 3-540-55198-0 2. Aufl. Springer-Verlag Berlin Heidelberg NewYork
Die Deutsche Bibliothek -CI P-Einheitsaufnahmc
Färber, Georg:
Prozeßrechentechnik : Grundlagen, Harware, Echtzeitverhalten, technische Ausprägung /
Georg Färber. -2., völlig neubearb. Aufl.
(Springer-Lehrbuch)
ISBN 978-3-540-55198-0 ISBN 978-3-662-09539-3 (eBook)
DOI 10.1007/978-3-662-09539-3
Dieses Werk ist urheberrechtlich geschützt. Die dadurch begründeten Rechte, insbesondere die
der Übersetzung, des Nachdrucks, des Vortrags, der Entnahme von Abbildungen und Tabellen,
der Funksendung, der Mikroverlilmung oder der Vervie1liiltigung auf anderen Wegen und der
Speicherung in Datenverarbeitungsanlagen, bleiben, auch bei nur auszugsweiser Verwertung,
vorbehalten. Eine Vervielfältigung dieses Werkes oder von Teilen dieses Werkes ist auch im Ein
zelfall nur in den Gren/en der gesetzlichen Bestimmungen des Urheberrechtsgeset/es der Bun
desrepublik Deutschland vom 9. September 1965 in derjeweils geltenden Fassung /ulässig. Sie ist
grundsätzlich vergütungspflichtig. Zuwiderhandlungen unterliegen den Stralhestimmungen des
Urheberrechtsgesetzes.
'Ü Springer-Verlag Berlin Ileidelberg 1992
Ursprünglich erschienen bei Springer-Verlag Berlin Heidelberg New York 1992
Die Wiedergabe von Gebrauchsnamen,llandelsnamen, Warenbezeichnungen usw. in diesem
Werk berechtigt auch ohne besondere Kennzeichnung nicht /u der Annahme,daß solche Namen
im Sinne der Warenzeichen-und Markenschut/-Gesetzgebung als frei zu betrachten wären und
daher von jedermann benutzt werden dürfien.
Sollte in diesem Werk direkt oder indirekt auf Gesetze, Vorschriften oder Richtlinien (z.B. DI N,
VDI, VDE) Bezug genommen oder aus ihnen Litiert worden sein, so kann der Verlag keine
Gewähr IUr Richtigkeit. Vollständigkeit oder Aktualität übernehmen. Es empfiehlt sich,
gegebenenfalls IUr die eigenen Arbeiten die vollständigen Vorschriften oder Richtlinien in der
jeweils gültigen Fassung hinzuzuziehen.
Satz: Reproduktionsfertige Vorlage vom Autor
6213020-5 4 3 2 I 0 -Gedruckt auf säurefreiem Papier
Vorwort
Das Fachgebiet "Prozeßrechentechnik" hat seit dem Erscheinen der ersten Aufla
ge dieses Buches im Jahre 1979 tiefgreifende Veränderungen erfahren: Prozeß
rechner gibt es als eigene Geräteklasse vor allem deshalb nicht mehr, weil sich die
Architektur der Universalrechner genau in die Richtung weiterentwickelt hat, die
durch die klassischen Prozeßrechner vorgegeben war. Insbesondere gehören lei
stungsfähige Programm-Unterbrechungssysteme heute zur Standardausstattung
jedes Rechners und Mikrorechners.
Vor allem unter dem Einfluß der Mikroprozessortechnologie wurden die klassi
schen, zentral organisierten Prozeßrechnersysteme einerseits durch verteilte Pro
zeßrechner- und Prozeßleitsysteme, andererseits durch spezialisierte Automati
sierungsgeräte (z.B. Steuerungen und digitale Regler) ersetzt. Dabei bleiben
jedoch die grundlegenden Konzepte der Prozeßrechentechnik maßgebend, die
den Schwerpunkt der neuen, völlig überarbeiteten Auflage dieses Buches bilden:
Insbesondere sind dies das Echtzeitverhalten und die Anschlußtechniken, durch
welche die Umformung von physikalischen Signalen, Meßwerten und Stell
größen von und zu informationstechnisch handhabbaren Größen erfolgt.
Ohne die Unterstützung durch die Mitarbeiter meines Lehrstuhls wäre diese
Neuauflage nicht möglich gewesen. Besonderer Dank gebührt Frau U. Fuchs, die
den schwierigen technischen Text in sehr kurzer Zeit und praktisch fehlerfrei ge
schrieben hat, sowie Herrn K. Hettler, der mit großem Geschick und Gestaltungs
vermögen alle Zeichnungen erstellt hat.
Herrn G. Koller danke ich für seine Hilfe bei der Zusammenstellung von Text
und Zeichnungen zum druckfertigen Manuskript sowie bei der Erstellung von In
halts- und Stichwortverzeichnis, ohne seine Beherrschung des verwendeten
Publishing-Softwarepakets und die von ihm realisierten Umsetzungsfunktionen
aus anderen Textsystemen hätte das Buch nicht so rasch und perfekt erstellt wer
den können. Herrn M. Triller und Herrn J. Quade danke ich für die kritische fachli
che Durchsicht des Manuskripts und für zahlreiche Anregungen zu inhaltlichen
und stilistischen Verbesserungen.
Dem Springer-Verlag möchte ich für seine Unterstützung und insbesondere für
seine große, bei der immer wieder verzögerten Manuskriptabgabe bewiesene Ge
duld sehr herzlich danken.
München, im Mai 1992 G. Färber
Inhaltsverzeichnis
1 Prozeßautomatisierung mit Rechnern ................. . 1
1.1 Einführung ........................................ . 1
1.2 Technische Prozesse und Rechenprozesse ................ . 2
1.3 Besondere Kennzeichen von Prozeßrechnem ............. . 9
1.4 Einsatzgebiete und Beispiele .......................... . 14
1.4.1 Industrielle Produktion .............................. . 14
1.4.2 Energietechnik ..................................... . 18
1.4.3 Verkehrstechnik .................................... . 18
1.4.4 Labor-Automatisierung .............................. . 19
1.4.5 Medizin .......................................... . 20
1.4.6 Entwicklungstrends ................................. . 21
2 Prozeßrechner-Hardware ........................... . 23
2.1 Übersicht ......................................... . 23
2.2 Rechnerkem-Architektur ............................. . 28
2.2.1 Rechnerinterne Darstellung von Prozeßgrößen ............ . 28
2.2.2 Grundfunktionen des Prozessors ....................... . 37
2.2.3 Multitasking-Unterstützung ........................... . 49
2.2.4 Prozessor-Speicher-Schnittstelle ....................... . 58
2.2.5 Trends der Rechnerkem-Entwicklung ................... . 66
2.3 Ein/Ausgabe-Systeme ............................... . 68
2.3.1 Programmgesteuerte Ein/Ausgabe ..................... . 68
2.3.2 Programmunterbrechungs-Systeme ..................... . 70
2.3.3 Direkter Speicher-Zugriff ............................ . 81
2.3.4 Prozeßrechner-Bus-Systeme .......................... . 87
2.4 Prozeßperipherie ................................... . 90
2.4.1 Übersicht ......................................... . 90
2.4.2 Digitalausgabe ..................................... . 91
2.4.3 Digitaleingabe ..................................... . 92
2.4.4 Analogausgabe ..................................... . 95
2.4.5 Analogeingabe ..................................... . 97
VIII Inhaltsverzeichnis
2.4.6 Echtzeituhren ...................................... . 108
2.4.7 Prozeßverkabelung ................................. . 110
2.5 Zuverlässigkeit und Sicherheit ........................ . 112
2.5.1 Verfügbarkeit ...................................... . 112
2.5.2 Maßnahmen zur Zuverlässigkeitsverbesserung ............ . 116
2.5.3 Fehlertolerante Prozeßrechnersysteme .................. . 120
2.5.4 Sicherheitsaspekte .................................. . 123
3 Echtzeitverhalten .................................. . 127
3.1 Schritthaltende Verarbeitung .......................... . 127
3.2 Modellierung des Zeitverhaltens ....................... . 132
3.2.1 Zeitliche Charakterisierung der Prozesse ................ . 132
3.2.2 Prozessor-Zuteilungsstrategie ......................... . 143
3.2.3 Überprüfung der Echtzeitbedingungen .................. . 150
3.2.4 Spezielle Probleme ................................. . 153
3.3 Echtzeit- Betriebssysteme ............................. . 154
3.3.1 Aufgaben des Echtzeit-Betriebssystems ................. . 154
3.3.2 Elemente eines Echtzeit-Betriebssystems ................ . 161
3.3.3 Betriebssystem-Realisierung und Anwendungs-Beispiel .... . 168
3.3.4 Betriebssystem-Erweiterungen ........................ . 174
3.3.5 Platten orientierte Echtzeit-Betriebssysteme .............. . 178
4 Technische Ausprägung von Prozeßrechensystemen ..... . 183
4.1 Embedded Systems ................................. . 183
4.2 Steuerungen ....................................... . 184
4.2.1 Speicherprogrammierbare Steuerungen ................. . 184
4.2.2 Numerische Steuerungen ............................. . 187
4.2.3 Digitale Steuer- und Regelgeräte ....................... . 189
4.3 Modulare Prozeßrechnersysteme ....................... . 189
4.3.1 Systeme auf PC-Basis ............................... . 189
4.3.2 VME-Bus-Systeme ................................. . 192
4.4 Verteilte Prozeßrechnersysteme ........................ . 194
Literaturverzeichnis ...................................... 199
Anhang A: Mikroprozessor 68010 ........................... 201
Anhang B: VMEbus Signal Identification . . . . . . . . . . . . . . . . . . . . . 213
Sachverzeichnis .......................................... 217
Verzeichnis der Abbildungen
Abb.1.1: Einfaches Modell für die Auft eilung eines Prozessors
auf Rechenprozesse ........................... . 5
Abb.l.2: Rechenleistungverlust bei kleinen Zeitscheiben ..... . 5
Abb.1.3: Prozeß - Formen in Prozeßrechensystemen ........ . 7
Abb. 1.4: Kommunikation von Prozessen .................. . 8
Abb.1.5: OnIine-Datenerfassung ........................ . 10
Abb.l.6: Closed-Loop-Betrieb .......................... . 11
Abb.1.7: Echtzeitbedingung bei einer prozeßrechnergesteuerten
Weiche ..................................... . 13
Abb.1.8: Erfassung charakteristischer Größen im Kraft-Deh-
nungs-Diagramm ............................. . 17
Abb.2.1: Funktionseinheiten des Prozeßrechners ........... . 23
Abb.2.2: Verteilung der Prozeßperipherie mit Vorverarbeitungs-
funktion .................................... . 24
Abb.2.3: Alternative BUS-förmige Kommunikation ......... . 25
Abb.2.4: Verteiltes Automatisierungssystem ............... . 26
Abb.2.5: BUS als Kommunikations-System ............... . 27
Abb.2.6: Hierarchisch strukturiertes Kommunikationssystem .. . 27
Abb.2.7: Bit- und Byte-Nummerierung in 32bit-Daten- und
Adreß-Wörtern .............................. . 29
Abb.2.8: Beispiel für die Zusammenfassung von BinärsteIlen
zu Oktal- und Hexadezimalziffern ............... . 30
Abb.2.9: Byte-und Wort-Adressierung .................... . 31
Abb.2.1O: Zahlenkreis für die 2er-Komplement-Darstellung ... . 33
Abb.2.11: 2 Varianten für die Abbildung eines 12bit-AlD-
Wandler-Worts auf ein 16bit-Wort ............... . 33
Abb.2.12: Abbildung des 12bit-AlD-Wandler-Worts in
Abhängigkeit vom Verstärkungsfaktor 2E .•........ 34
Abb.2.13: Komponenten einer Gleitkommazahl ............. . 35
Abb.2.14: Codierung von Zahlen einfacher Genauigkeit ...... . 35
Abb.2.15: Zweistellige Operation ........................ . 38
X Verzeichnis der Abbildungen
Abb.2.16: Null-Adreß-/ Stack-Maschine 39
Abb.2.17: Form einer Adreßangabe ....................... . 41
Abb.2.18: Stack-Realisierung mit den Adreß-Modes
prececrement/postincrement .................... . 43
Abb.2.19: 1-Adreß-Beispiel: Clear Operand ............ . ... . 47
Abb.2.20: 1 l/2-Adreß-Beispiel: ADD .................... . 47
Abb.2.21: 2-Adreß-Beispiel: MOVE ...................... . 47
Abb.2.22: Verzweigungsbefehl: Branch on Condition ......... . 48
Abb.2.23: Codierung der Adressierungsart: Indexed Register
indirect with offset . . . . . . . . . . . . . . . . . . . . . . . . . ... . 49
Abb.2.24: Berechnung der effektiven Adresse ............... . 49
Abb.2.25: Prozessor-Betriebsmodes ...................... . 50
Abb.2.26: Adreß-Umsetzung in der Speicherverwaltungs-Einheit 53
Abb.2.27: Ausweitung des Adreßraums durch Basis-Adreß-
register ..................................... . 54
Abb.2.28: Einfache 6801O-Speicherverwaltung ............. . 57
Abb.2.29: Einheitliche Schnittstelle "BUS" ................ . 58
Abb.2.30: Bidirektionale BUS-Leitung .................... . 59
Abb.2.31: Störunterdrückung beim Empfanger durch Hysterese
(Schmitt-Trigger) ............................. . 60
Abb.2.32: BUS-Treiber-Varianten ........................ . 60
Abb.2.33: Prozessor-BUS-Schaltung ...................... . 63
Abb.2.34: Speicher-BUS-Schaltung ....................... . 64
Abb.2.35: Optimierte Speicher-Ankopplung ................ . 65
Abb.2.36: Zunehmende Integrationsdichte ................. . 66
Abb.2.37: Leistungssteigerung durch Technologie und Architektur 67
Abb.2.38: 16bit-EinlAusgabe ............................ . 70
Abb.2.39: Command/Status-Wort für AlD-Wandler .......... . 72
Abb.2.40: Ablauf-Organisation eines "langsamen" Peripherie-
gerätes ..................................... . 72
Abb.2.41: Einfaches Interrupt-System ..................... . 74
Abb.2.42: Programmablauf und Zeitverhalten "Unterbrechungs-
programm" .................................. . 75
Abb.2.43: Zeitlicher Ablauf zum Beispiel 2.42 .............. . 76
Abb.2.44: "Daisy-chain" zur Auswahl eines Geräts mit Interrupt-
Anforderungen ............................... . 76
Abb.2.45: Interrupt-Schaltung 68010 ...................... . 78
Abb.2.46: Power Fail und Wiederanlauf ................... . 80
Abb.2.47: Direkter Datentransfer zwischen Peripherie und
Speicher .................................... . 82
Abb.2.48: BUS-Arbitrierung beim 68010 .................. . 83
Abb.2.49: Struktur "DMA-Kanal" ........................ . 84
Abb.2.50: DMA-Betriebs-Formen ........................ . 85
Abb.2.51: Zentral angeordneter OMA-Kanal ............... . 86
Verzeichnis der Abbildungen XI
Abb.2.52: Kontakt-Eingänge ............................ . 93
Abb.2.53: Alann-Eingabe-Gruppe ........................ . 94
Abb.2.54: Digital-Analog-Wandler ....................... . 96
Abb.2.55: Analog-Eingabe-System ....................... . 98
Abb.2.56: Zähl-Wandler ................................ . 99
Abb.2.57: Spannungs-Frequenz-Wandler .................. . 99
Abb.2.58: Prinzip und Fehlerkompensation beim Dual-Slope-
Verfahren ................................... . 100
Abb.2.59: Prinzip des Wäge-Codierers (Sukzessive Approxi-
mation) ...... , .............................. . 101
Abb.2.60: Tracking-AlD-Wandler ........................ . 102
Abb.2.61: Parallel-Wandler ............................. . 103
Abb.2.62: DMA-Zugriff zur Ermittlung von Meßwert-Häufig-
keitsverteilungen ............................. . 104
Abb.2.63: Zeit- und Amplitudenunsicherheit bei der A/D-
Wandlung ................................... . 105
Abb.2.64: Prinzipschaltbild und Zeitverhalten des Sample- und
Hold-Verstärkers ............................. . 105
Abb.2.65: Multiplexer nach dem "Flying-Capacitor"-Prinzip ... . 106
Abb.2.66: Überspannungs-Schutz ........................ . 108
Abb.2.67: Quarzgesteuerter Differenzzeitgeber .............. . 109
Abb.2.68: Klassische Prozeß-Verkabelung ................. . 111
Abb.2.69: Zeitverlauf des Systemzustands ................. . 113
Abb.2.70: Zur Verfügbarkeitsfunktion ..................... . 114
Abb.2.71: Zeitverlauf der Unverfügbarkeit ("Badewannenkurve") 115
Abb.2.72: Serien- und Parallelschaltung von Komponenten ..... 115
Abb.2.73: Verbesserung der Verfügbarkeit durch vorbeugende
Wartung .................................... . 117
Abb.2.74: Anforderungen an die Verfügbarkeit von Koppelein-
richtungen .................................. . 119
Abb.2.75: Beispiel für Zuverlässigkeitsschaltbilder .......... . 119
Abb.2.76: Architektur und Taskklassenkonzept von FUTURE .. . 124
Abb.3.1: Zur Zeit-Definition in technischen und in Rechen-
Prozessen ... , ............................... . 128
Abb.3.2: 2 Rechenprozesse für 2 zyklische technische Prozesse 129
Abb.3.3: Auswirkungen der Prioritätsvergabe auf die Einhal-
tung der Echtzeitbedingungen ................... . 130
Abb.3.4: Verteilung von Ankunftzeitpunkten .............. . 133
Abb.3.5: Weiche und harte Echtzeitbedingungen ........... . 134
Abb.3.6: Beispiel mit nicht konstanter Programm-Durchlaufzeit 137
Abb.3.7: Aufteilung auf 2 Rechenprozesse ................ . 138
Abb.3.8: Überlagerung von Anforderungen aus mehreren
technischen Prozessen ......................... . 139
Abb.3.9: Mittlere Wartezeiten tw bei M/D/l-Systemen ....... . 141
XII Verzeichnis der Abbildungen
Abb.3.1O: Zur Angabe maximaler Wartezeiten .............. . 141
Abb.3.11: Statistisch abhängige Ergebnisse in technischen
Prozessen ................................... . 142
Abb.3.12: Zur Bestimmung von Reaktionszeiten (Beispiel mit
3 Prozessoren) ............................... . 144
Abb.3.13: Scheduler und Rechenprozeß-Wechsel ............ . 145
Abb.3.14: Deadline-Scheduling .......................... . 148
Abb.3.15: Scheduling in eng gekoppelten Multiprozessor-
Systemen (Shared Memory) .................... . 149
Abb.3.16: Echtzeit-Verletzung bei Prioritäts-Scheduling ...... . 151
Abb.3.17: Einhaltung der Echtzeitbedingungen beim
Deadline-Scheduling .......................... . 152
Abb.3.18: Zyklischer Programmablauf .................... . 155
Abb.3.19: Verwaltung eines langsamen A/D-Wandlers ........ . 156
Abb.3.20: Behandlung mehrerer Unterbrechungsursachen ..... . 158
Abb.3.21: Zugriff auf gemeinsames Betriebsmittel (langsamer
A/D-Wandler ................................ . 160
Abb.3.22: Zustände von Rechenprozessen .................. . 162
Abb.3.23: Schnittstellen eines einfachen Betriebssystems ..... . 163
Abb.3.24: Struktogramm "Echtzeit-Betriebssystem" ......... . 169
Abb.3.25: Interpretation der Betriebssystem-Anträge ......... . 170
Abb.3.26: Meßwert-Vorverarbeitungsrechner ............... . 172
Abb.3.27: Struktogramm der 3 MWVV-Rechenprozesse ...... . 174
Abb.3.28: Zeitablauf und Zustände der 3 Rechenprozesse ..... . 175
Abb.3.29: Erweitertes Echtzeitbetriebssystem ............... . 176
Abb.4.1: 4 SPS-Sprachkonzepte nach IEC 65 .............. . 186
Abb.4.2: Verteiltes Prozeßautomatisierungssystem .......... . 195
Abb.4.3: Standard-Konfiguration für Realzeit-Rechner
(=Kommunikationsrechner) .................... . 196