Projeto em Circuito Integrado de uma Arquitetura Flexível de Neuroprocessador de Alto ...

102 Pages·2010·2.82 MB·Portuguese

UNIVERSIDADE FEDERAL DA BAHIA
ESCOLA POLITÉCNICA DEPARTAMENTO DE ENGENHARIA ELÉTRICA
CURSO DE MESTRADO EM ENGENHARIA ELÉTRICA
CMEE-DEE-EP-UFBA
Projeto em Circuito Integrado de uma
Arquitetura Flexível de Neuroprocessador de
Alto Desempenho para Redes Perceptron
Multicamadas
Igor Dantas dos Santos Miranda
Orientadora: Prof.a Dr.a AnaIsabelaAraújoCunha
DissertaçãodeMestrado
apresentada ao Programa de Pós-Graduação
em Engenharia Elétrica da UFBA (área de
concentração: Microeletrônica) como requi-
sitoparcialaobtençãodograudeMestreem
EngenhariaElétrica.
Número de ordem PPGEE:
Salvador, BA, dezembro de 2009
DivisãodeServiçosTécnicos
Catalogaçãodapublicaçãonafonte. UFBA/BibliotecaCentral
Miranda,IgorDantasdosSantos.
Projeto em Circuito Integrado de uma Arquitetura Flexível de Neuroproces-
sador de Alto Desempenho para Redes Perceptron Multicamadas / Igor Dantas
dosSantosMiranda-Salvador,BA,2009
84p.
Orientadora: Prof.a Dr.a AnaIsabelaAraújoCunha
Dissertação (mestrado) - Universidade Federal da Bahia. Escola Politécnica.
ProgramadePós-GraduaçãoemEngenhariaElétrica.
BA/UF/ CDU
Projeto em Circuito Integrado de uma
Arquitetura Flexível de Neuroprocessador de
Alto Desempenho para Redes Perceptron
Multicamadas
Igor Dantas dos Santos Miranda
Dissertação de Mestrado aprovada em 21 de dezembro de 2009 pela banca examinadora
compostapelosseguintesmembros:
Prof.a Dr.a AnaIsabelaAraújoCunha(orientadora) ............. DEE/UFBA
Prof.a Dr.a LucianaMartinez .................................. DEE/UFBA
Prof. Dr. RobsonNunesdeLima .............................. DEE/UFBA
Prof. Dr. TiagodeOliveira ................................ DCT/UNIFESP

Agradecimentos
-Àminhamãepeloapoioincondicionaleincansável,aomeupaipelosconselhoseexem-
plodeperseverançaeàminhairmã,Iorrana,pelocompanheirismo.
-Àminhaorientadora,professoraAnaIsabela,pelaorientação,compreensãoeconfiança.
Suascontribuiçõeseaçõestiveramumaimportânciaincontestávelparaarealizaçãodeste
trabalho.
-Aosamigospelacompreensãodaausênciaedosmomentosdestress.
-AoscolegasdoLSITEC-NEpelascríticasesugestões.
-AoLSITEC-NEporconcederacessoàsferramentasdeprojetodecircuitosintegrados.

Resumo
Asredesneuraisartificiaiscontinuamsendoumaimportanteferramentanasoluçãode
diversos problemas das ciências aplicadas, como biologia, medicina e engenharias. Den-
treestes,existemsistemascomfortesrequisitosdedesempenho,comoaquelesdestinado
aoreconhecimentodepadrõesdeáudioevídeo,queexigemarquiteturasdehardwarede-
dicadas para suportar o processamento massivamente paralelo das redes neurais em alta
velocidade.
Adicionalmente, com os novos desafios na integração dos sistemas, em que muitos
blocos funcionais são colocados em um único chip, são solicitadas flexibilidade e reu-
sabilidade dos hardwares para redes neurais, visando a implementação em ASIC. Neste
trabalho é apresentado um IP-Core de uma arquitetura flexível de neuroprocessador de
altodesempenhoparaoprocessamentoderedesneuraisdotipoperceptronmulti-camadas
paraimplementaçãoemcircuitointegrado.
O número de unidades e de núcleos de processamento, a precisão e a quantidade de
memória para os pesos são recursos de hardware ajustáveis durante a implementação. A
topologia da rede, os valores dos pesos e a função de ativação são configuráveis durante
a execução. O projeto lógico do neuroprocessador proposto é apresentado, além de um
exemplodelayoutparavalidaçãodaviabilidadefísicadoprojeto,utilizandoatecnologia
CMOSde90nm.
Umanovamétricadeavaliaçãodedesempenhoéapresentadaeutilizadanacompara-
çãododesempenhodoneuroprocessadorpropostocomoutrosencontradosnaliteraturae
disponíveiscomercialmente.
Palavras-chave: Redes Neurais, Neuroprocessadores, Perceptron Multi-Camadas,
ASIC.

Abstract
Artificial Neural Networks have been an important tool to solve several problems
in science, biology, medicine and engineering. Some of these systems present severe
performance requirements. This is the case of the audio and video pattern recognition
systems,whichdemanddedicatedhardwarearchitectureinordertosupportthemassively
parallelprocessingoftheneuralnetworksathighspeeds.
Moreover, together with the new challenges in system integration, where a single
chipcomprisesmanyfunctionalblocks,featuresasflexibilityandreusabilityarerequired
byneuralnetworkhardwaresthattargetASICimplementation. ThisworkpresentsanIP-
Coreofaflexibleandhighspeedneuroprocessorarchitectureforcomputingmulti-layered
neuralnetworkstargetingintegratedcircuitimplementation.
The number of processing elements and cores, the precision and the weight me-
mory size are adjustable hardware resources available in the circuit implementation. The
network topologies, the weight values and the activation function may be configured du-
ring the running phase. The neuroprocessor design flow is detailed throughout the work.
A layout example has been built to validate the physical feasibility of the design, using
CMOS90nmtechnology.
A new performance evaluation metric has been presented and has been used to com-
pare the proposed neuroprocessor with some neurohardwares found in the literature and
commerciallyavailable.
Keywords: Neuralnetworks,Neuroprocessors,Multi-layersPerceptron,ASIC.