Programmation Orientée Objet appliquée au langage C++

154 Pages·2009·29.88 MB·French

Bertrand
LE GAL
“ Introduction à la
Maître de conférences
Synthèse de
Laboratoire IMS - ENSEIRB
Haut-Niveau ”
http://uuu.enseirb.fr/~legal/
[email protected]
Université de Bordeaux 1
351, cours de la Libération
33405 Talence - France
École thématique ARCHI09
Architectures des systèmes matériels
enfouis et méthodes de conception
associées
Pleumeur-Bodou (Côtes-d'Armor),
30 mars au 3 avril 2009
Sommaire de la présentation
I. Problématiques de conception
II. La Synthèse de Haut-Niveau
III. Les problématiques connexes
IV. Les perspectives
V. Les outils de HLS disponibles
VI. Conclusion
Bertrand LE GAL | ENSEIRB | Laboratoire IMS - UMR CNRS 5218 2 Introduction à la synthèse de haut niveau (HLS)
1
“ Problématiques
de conception ”
Problématiques de conception
Traitement du signal
Complexité grandissante
Réduction des délais
Temps de develop.
Bertrand LE GAL | ENSEIRB | Laboratoire IMS - UMR CNRS 5218 4 Introduction à la synthèse de haut niveau (HLS)
Problématiques de conception
 Traitement du Signal et de l’Image
 Complexité grandissante
 Hétérogénéité :
✦ HW/SW
✦ Contrôle/Traitement
✦ Numérique / Analogique
✦ Technologie
Network Program
Interface memory Processor DSP CAN
USB  Contraintes :
Interface
✦ Coût $
Hardware Hardware Program
Accelerator Accelerator memory External ✦ Temps de conception
Memory
Micro Data
controler Memory
✦ Surface
✦ Consommation
Video Audio
Interface Interface
Bertrand LE GAL | ENSEIRB | Laboratoire IMS - UMR CNRS 5218 5 Introduction à la synthèse de haut niveau (HLS)
Introduction au contexte
Cahier des charges
Circuit hétérogène
Algorithmes sous contraintes
Architecture du circuit
Bertrand LE GAL | ENSEIRB | Laboratoire IMS - UMR CNRS 5218 6 Evolution des Flots de Conception Numériques et des Problématiques Associées
Les différentes pistes de progrès
Méthodologie valable dans le cadre
du développement de systèmes
logiciels et matériels
Bertrand LE GAL | ENSEIRB | Laboratoire IMS - UMR CNRS 5218 7 Introduction à la synthèse de haut niveau (HLS)
Introduction à la génération automatisée
Synthèse A
!
y = x[0] * h[3]; 1 E
B
for(i=1; i<4; i+=2){
HLS
y = y + x[i] * h[3-i] +
1
y = y + x[i+1] * h[2-i]
C
!
} 2 F
D G
y = y / 4;
Synthèse
Application à intégrer
logique
sous contrainte
ASIC FPGA
Bertrand LE GAL | ENSEIRB | Laboratoire IMS - UMR CNRS 5218 8 Introduction à la synthèse de haut niveau (HLS)
Exemple d’étude pour une application
Compression vidéo h264
Qualité, Coût, Coût,
Développement,
temps réel Qualité Energie
Temps réel
Processeur généraliste ASIC dédié hautes
ASIC dédié et partagé Sous système (HW/SW)
+ programme performances
performances moyennes faibles performances
Bertrand LE GAL | ENSEIRB | Laboratoire IMS - UMR CNRS 5218 9 Evolution des Flots de Conception Numériques et des Problématiques Associées
Ressources nécessaires :
Exemple d’implantations variables
Ressources nécessaires :
- 9 x Multiplieurs
- 5 x Additionneur
Ressources nécessaires :
- 16 x Multiplieurs
Chaîne de filtrage
- 12 x Additionneur
numérique pour la
décimation du signal
Contraintes :
Ressources nécessaires :
- 200MBits/sec
- 32 x Multiplieurs
- Clock = 100MHz
- 18 x Additionneur
Ressources nécessaires :
Calcul de l’ordre et des
- 10 x Multiplieurs
coefficients du filtre
- 6 x Additionneur
numérique
Bertrand LE GAL | ENSEIRB | Laboratoire IMS - UMR CNRS 5218 10 Evolution des Flots de Conception Numériques et des Problématiques Associées