Méthodologie d' estimation des métriques de test appliquée à une nouvelle technique de BIST de ...

176 Pages·2011·8.47 MB·French

Thèse
Pour obtenir le grade de
Docteur de l’Université de Grenoble
Spécialité : Micro-/Nanoélectronique
Arrêtéministériel:7août2006
Présentéepar
Matthieu Dubois
Thèse dirigée par Salvador Mir
et coencadrée par Haralampos Stratigopoulos
préparéeausein LaboratoiredesTechniquesdel’informatiqueetdela
Microélectronique pour l’Architecture des systèmes intégrés (TIMA)
etdel’écoledoctoraleÉlectronique,Électrotechnique,Automatiqueet
Traitement du Signal (EEATS)
Méthodologie d’ estimation des
métriques de test appliquée à une
nouvelle technique de BIST de
convertisseur Σ∆
Thèse soutenue publiquement le 23 juin 2011,
devant le jury composé de :
Mr, Jean-Michel Fournier
Professeurdel’UniversitédeGrenoble,Président
Mr, Dominique Dallet
Professeuràl’InstitutPolytechniquedeBordeaux,Rapporteur
Mr, Georges Gielen
Professeuràl’universitéK.U.Leuven(Belgique),Rapporteur
Mme, Marie-Minerve Louërat
ChargéedeRechercheaulaboratoireLIP6àParis,Examinatrice
Mr, Christophe Gaillard
IngénieurchezDolphinIntegrationàGrenoble,Examinateur
Mr, Gildas Léger
ChargédeRechercheaulaboratoireIMSE-CNMSéville(Espagne),Examinateur
Mr, Salvador Mir
DirecteurdeRechercheaulaboratoireTIMA,Directeurdethèse
Mr, Haralampos Stratigopoulos
ChargédeRechercheaulaboratoireTIMA,Co-encadrantdethèse
ISBN : 978-2-84813-168-9

Remerciements
Ces lignes, les dernières écrites, s’adressent aux personnes qui, de près ou de loin, d’une manière
ou d’une autre, ont contribué à l’aboutissement de ces travaux. Si leur liste est trop longue pour
tenir sur une seule page, je m’efforce dans ces quelques phrases de regrouper ces personnes.
Les premiers remerciements s’adressent aux membres du jury et à son président, pour le temps
consacré à la lecture de ce manuscrit et à la participation à la soutenance. Ils s’adressent aussi à
mon directeur de thèse, Salvador Mir, pour la formulation du sujet, l’encadrement de ces travaux
et, surtout, pour ses qualités humaines. Sincères remerciements aux membres du laboratoire qui
contribuent au quotidien à maintenir entre les couloirs une atmosphère chaleureuse. Cette thèse
n’aurait pas abouti sans l’aide du service informatique et sans le support d’Alejandro et de Robin,
toujours disponibles et accueillants.
De l’ambiance! Elle n’a jamais manqué. Je remercie chacun pour ces moments partagés en-
sembles, l’ancienne génération du bureau N120 aux derniers venus et Jeanne, simplement inclas-
sable.Jeremercieaussilestouristes desbureauxvoisinspourleuraccueildanslesinstantsdepause.
Je remercie vivement Haralampos, co-encadrant attentif au bon déroulement de ces travaux mais
aussi pour les journées de ski, les vacances en Grèce ou encore les nombreuses soirées en ville.
Présent sur la dernière ligne droite, je remercie la dream team et le box des précaires pour leur
accueilauLETI.Enfin,pourtouslesmomentsdeviehorsdescouloirsduTIMA,jeremercielesamis
là-bas en Ardèche, les amis d’ici et ceux d’ailleurs aussi, ma famille et Maud, plus paticulièrement.
I

Table des matières
Remerciements I
Table des matières 3
1 Introduction 5
2 Conception et modélisation de circuits intégrés mixtes 11
2.1 Conception industrielle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.1.1 Conception et vérification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.1.2 Aléas de la production et fautes analogiques . . . . . . . . . . . . . . . . . . 13
2.1.3 Rendement de production . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.1.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.2 Modélisation analytique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.2.1 Fonction de transfert . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.2.2 Modélisation comportementale hiérarchique . . . . . . . . . . . . . . . . . . . 18
2.2.3 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.3 Modélisation Statistique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.3.1 Prédiction de rendement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.3.2 Analyse de sensibilité . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.3.3 Propagation hiérarchique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.3.4 Fonction de régression . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.3.5 Estimation de la densité de probabilité conjointe . . . . . . . . . . . . . . . . 31
2.4 Conclusion. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3 Test et conception en vue du test des circuits mixtes 35
3.1 Test de production . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.2 Méthodes de test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.2.1 Test fonctionnel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.2.2 Test structurel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
3.2.3 Test alternatif . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.2.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.3 Couverture de faute . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.3.1 Définitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.3.2 Injection de faute . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.3.3 Détectabilité . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
3.3.4 Optimisation des vecteurs de test . . . . . . . . . . . . . . . . . . . . . . . . . 44
3.4 Métriques de test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.4.1 Définitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.4.2 Calcul des métriques de test . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.4.3 Évaluation de techniques de test . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.4.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
3.5 Conception en vue du test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
3.5.1 Vue d’ensemble . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
3.5.2 Test statique des CAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
1
Table des matières Table des matières
3.5.3 Analyse de la réponse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
3.5.4 Test dynamique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
3.6 Conclusion. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
4 Flot de conception en vue du test 67
4.1 Méthodologie de conception en vue du test . . . . . . . . . . . . . . . . . . . . . . . . 68
4.1.1 Contexte industriel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.1.2 Vue d’ensemble . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.1.3 Domaine d’application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.2 Mise en œuvre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.2.1 Échantillon des paramètres comportementaux . . . . . . . . . . . . . . . . . . 71
4.2.2 Estimation de la densité de probabilité . . . . . . . . . . . . . . . . . . . . . . 73
4.2.3 Fonctions de régression . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4.2.4 Métriques de test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
4.3 Conclusion. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
5 Auto-test de CAN-Σ∆ 85
5.1 Fonctionnement d’un convertisseur Σ∆ . . . . . . . . . . . . . . . . . . . . . . . . . . 86
5.2 Auto-test numérique de convertisseur sigma-delta . . . . . . . . . . . . . . . . . . . . 87
5.2.1 Génération d’un train binaire périodique . . . . . . . . . . . . . . . . . . . . . 88
5.2.2 Application au test de modulateur Σ∆ . . . . . . . . . . . . . . . . . . . . . . 88
5.2.3 Analyse de la réponse de test . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.2.4 Test alternatif . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
5.3 Génération d’un stimulus de test numérique . . . . . . . . . . . . . . . . . . . . . . . 94
5.3.1 Optimisation du stimulus de test . . . . . . . . . . . . . . . . . . . . . . . . . 94
5.3.2 Simplification de l’algorithme de sélection . . . . . . . . . . . . . . . . . . . . 96
5.3.3 Limitation du test par une séquence binaire . . . . . . . . . . . . . . . . . . . 96
5.4 Description de la nouvelle technique de BIST . . . . . . . . . . . . . . . . . . . . . . 97
5.4.1 Construction du stimulus ternaire . . . . . . . . . . . . . . . . . . . . . . . . . 97
5.4.2 Implantation numérique et analogique . . . . . . . . . . . . . . . . . . . . . . 100
5.5 Conclusion. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
6 Conception en vue du test d’un CAN-Σ∆ 105
6.1 Conception d’un convertisseur Σ∆ . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
6.1.1 Architecture système . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
6.1.2 Description du modèle comportemental . . . . . . . . . . . . . . . . . . . . . 110
6.1.3 Simulations paramétriques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
6.1.4 Dimensions de l’amplificateur opérationnel . . . . . . . . . . . . . . . . . . . . 116
6.1.5 Robustesse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
6.1.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
6.2 Conception en vue du test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
6.2.1 Simulations nominales de vérification . . . . . . . . . . . . . . . . . . . . . . . 122
6.2.2 Extraction de vecteurs des paramètres comportementaux . . . . . . . . . . . . 124
6.2.3 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
6.3 Estimation des métriques de test des techniques de BIST . . . . . . . . . . . . . . . . 125
6.3.1 Génération de l’échantillon de référence . . . . . . . . . . . . . . . . . . . . . 125
6.3.2 Comparaison entre les stimuli binaires et ternaires . . . . . . . . . . . . . . . 128
6.3.3 Métriques et limites de test . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
6.3.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
7 Calibrage automatique d’un CAN-Σ∆ à partir d’un BIST 135
7.1 Calibrage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
7.1.1 Principe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
7.1.2 Redondances avec un BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
2
Table des matières Table des matières
7.1.3 Application au test numérique de CAN-Σ∆ . . . . . . . . . . . . . . . . . . . 137
7.2 Présentation du démonstrateur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
7.2.1 Description globale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
7.2.2 Blocs numériques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
7.2.3 Composante analogique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
7.2.4 Interface graphique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
7.3 Résultats expérimentaux . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
7.3.1 Boucle de calibrage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
7.3.2 Déverminage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
7.3.3 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
8 Conclusion 151
Bibliographie 154
Publications 163
Table des figures 169
3
Table des matières Table des matières
4
1
Chapitre
Introduction
La miniaturisation des systèmes électroniques contribue fortement à la création de nouveaux
appareils et services touchant tous les secteurs de l’activité humaine. Malgré la diversité de ces
nouvelles applications, tout système électronique se base sur deux familles de circuits intégrés, les
circuits numériques et les circuits analogiques. Le domaine numérique concerne principalement les
outils informatisés et leur communication. Leur développement s’appuie sur un fonctionnement bi-
naire du circuit pour implanter des opérations mathématiques indépendantes du support physique.
Cette indépendance permet de concevoir des opérations complexes reproductibles avec la même
résolution. Inversement, les circuits électroniques analogiques fonctionnent avec des signaux conti-
nus. L’interaction entre deux circuits analogiques s’effectue par une relation mettant en jeu des
grandeurs physiques, principalement un potentiel ou un courant électrique. La caractéristique de
chaque circuit est fortement dépendante des conditions de fonctionnement (tension d’alimentation,
température, etc.).
Le lien entre ces deux familles est établi par les circuits mixtes et, en particulier, les convertis-
seurs analogiques-numériques (CAN) et numériques-analogiques (CNA). La coexistence des circuits
analogiques et numériques dans un unique circuit intégré est nécessaire pour développer des appli-
cations interactives avec l’environnement humain. La figure 1.1 représente un système électronique
typique de traitement d’une information extérieure. L’information provient sous la forme d’une
quantité physique (température, pression, onde électromagnétique, etc.), qui est transformée en un
signal électrique continu par un capteur adapté. Ce signal est converti en codes numériques pour
être corrigé (réduction du bruit, puissance du signal, sécurisation des données, etc. ) avant d’être
diffusé par des moyens de communications numériques (internet, téléphonie mobile, etc.) ou encore
enregistré sur des supports physiques adaptés (disque dur, mémoire flash, etc.). Inversement, une
information numérisée est transformée par un CNA en signaux électriques continus, eux-mêmes
reproduits par un système physique permettant de communiquer avec l’environnement.
Convertisseur Convertisseur
Capteur AnalogiqueNumérique NumériqueAnalogique Emetteur
Signalextérieur
Signal électrique continue
Signal binaire
Figure 1.1 – Interaction des systèmes électroniques dans l’environnement humain.
5
Introduction Introduction
Les enjeux de conception diffèrent entre un circuit numérique et un circuit analogique et mixte.
Les systèmes numériques intègrent sur une très faible surface de silicium un grand nombre de blocs
ayant des fonctions différentes reliés entre eux par un réseau complexe de communication. La des-
cription logique d’une fonction se synthétise automatiquement en circuits électriques élémentaires,
les portes logiques, et de nombreux outils de conception assistée par ordinateur (CAO1) permettent
la vérification de chaque fonctionnalité en prenant en compte les problèmes de délai de propaga-
tion, l’interdiction des états interdits, etc. Ces outils optimisent l’arrangement des portes logiques
et des bascules de synchronisation pour améliorer la fréquence de fonctionnement, la consommation
électrique et la surface du circuit. Enfin, les techniques de placement et de routage dessinent la vue
topologique de ces blocs en respectant les contraintes obtenues pendant la phase de vérification.
Ainsi, la conception numérique est fortement automatisée, tandis que la conception analogique ne
dispose pas d’outils si efficaces, car la sensibilité des performances d’un circuit analogique vis-à-vis
duprocédétechnologiqueetdesonenvironnementesttropimportantepourcréerautomatiquement
des blocs élémentaires.
La production correspond à l’intégration sur un support physique des fonctionnalités définies
dans le cahier des charges. Cette phase est constituée par un ensemble de procédés physiques et
de réactions chimiques. La moindre modification de cette étape entraîne une différence entre les
performances du circuit conçu et celles du circuit produit. Par conséquent, il est nécessaire de
vérifier si le fonctionnement du circuit est conforme à la liste de spécifications détaillée dans le
cahier des charges. C’est l’objectif de la phase de test.
Suivant la nature du circuit testé, la stratégie est différente. En effet, le test d’un circuit numé-
rique consiste à injecter des vecteurs de test permettant idéalement de pouvoir contrôler et observer
tous les états du circuit à chaque instant. Le D-algorithme, premier algorithme d’automatisation
du test de circuits numériques, se base sur ces notions d’observabilité et de contrôlabilité du circuit
[1]. La détection des circuits défaillants se fait par une simple comparaison des résultats de test
provenant du circuit produit et des résultats de simulations. La génération des vecteurs de test se
fait pendant la conception et la vérification du circuit pour garantir un taux de couverture de faute
élevé et l’automatisation de cette étape a progressé avec les outils de CAO associés. A` contrario, le
test des circuits analogiques et mixtes repose encore sur la vérification de la liste des spécifications
par la mesure des performances. Son développement consiste à mettre en place un environnement
faible bruit, limiter les interférences, choisir les générateurs de signaux, etc... La phase de concep-
tion ne tient pas compte de la testabilité du circuit et l’observabilité et la contrôlabilité ne sont pas
optimisées avant la production du circuit limitant les possibilités de réduction des coûts.
Motivation
La figure 1.2 représente l’évolution du coût de production et de test par transistor intégré dans
un microprocesseur en fonction du temps. Ainsi, l’augmentation de la densité d’intégration permet
de réduire les coûts de production, mais implique un allongement des séquences de test pour vérifier
le fonctionnement de chaque bloc. Ces prévisions établies pour des microprocesseurs démontrent
que le coût du test d’un transistor dépasse certainement son coût de production pour les circuits
analogiques et mixtes. En effet, la tendance pour ce type de circuits est une occupation de 20% de
la surface de silicium contre 70% du coût du test du circuit complet [2].
La figure 1.3 établit une répartition temporelle du nombre de publications en rapport avec le
test et le test intégré2 des circuits analogiques parues dans la base de données de l’IEEE3. Sur cette
figure, le nombre de publications dans ces domaines a doublé ces dix dernières années. Cet intérêt
montre le besoin des industriels et la difficulté des chercheurs pour réduite le coût du test de ces
circuits.
Plusieurspistesontétésuiviespourréduirelecoûtdutestanalogique:adapterletestnumérique
basé sur la détection de fautes structurelles aux circuits analogiques, déterminer des mesures de test
1CAD : Computer Aided Design
2BIST : Built-In Self-Test
3Institute of Electrical and Electronics Engineers
6