Table Of Content

Cubierta Morris Mano.qxd 22/3/10 13:32 Página 1 3ª ed. o s El objeto de este texto es proporcionar una comprensión de los Incluye: c a fundamentos del diseño lógico y de los procesadores para una amplia i r alvloeuensEld ogpilceu rcinaodojccaeniedsat s e ddayndee id od dleroee ec bsdstca.oerjo riepe scsct.oiaónE ntsle u phrmcraeorordc aweh saeaondr eidcc eaiyóm dsníbi nscietaoeñdnsooit s isnl eolúó shag f aiusc uana u,detyanom fmloaeq anbutútiezos asqed undoe e ldulo atsd iildsizeea ñanoldt adoe bilr.owsiwtew.InIIIIIeIIIItIII/IIImIIIIIIIIaIIIIIInIIIIIoIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII eño lóg putado s m fundamentos mientras que al mismo tiempo refleja la importancia relativa i de los conceptos básicos como la tecnología y la evolución del proceso de LibroSite es una página web asociada d o c diseño.Por ejemplo,en esta edición,las secciones sobre circuitos NAND al libro,con una gran variedad de 3ª edición e y NOT aparecen en el contexto más amplio de la materialización recursos y material adicional tanto e d tecnológica. para los profesores como para d Fundamentos de diseño lógico estudiantes.Apoyos a la docencia, s y o El texto continúa proporcionando la opción a los instructores de cubrir ejercicios de autocontrol,enlaces y de computadoras t de forma básica tanto VHDL como Verilog®. relacionados,material de n investigación,etc.,hacen de e En resumen,esta edición de los Fundamentos de diseño lógico y de LibroSite el complemento m www.librosite.net/mano computadoras ofrece un fuerte énfasis en los fundamentos que subyacen académico perfecto para este libro. a al diseño lógico actual utilizando lenguajes de descripción hardware, d síntesis y verificación así como los cambios en el énfasis en el uso de los n fundamentos del diseño de procesadores. u F s i re rm o MKi M. Morris Mano Charles R. Kime www.pearsoneducacion.com Fundamentos de diseño lógico y de computadoras Tercera Edición Fundamentos de diseño lógico y de computadoras Tercera Edición M. MORRIS MANO California State University, Los Ángeles CHARLES R. KIME University of Wisconsin, Madison Traducción José Antonio Herrera Camacho Profesor Titular de Escuela Universitaria Universidad Politécnica de Madrid Martina Eckert Dra. Ingeniería en Telecomunicación Universidad Politécnica de Madrid Beatriz Valcuende Lozano Ingeniera Técnica en Telefonía y Transmisión de Datos Universidad Politécnica de Madrid Revisión técnica José Antonio Herrera Camacho Profesor Titular de Escuela Universitaria Universidad Politécnica de Madrid Madrid México Santafé de Bogotá BuenosAires Caracas Lima Montevideo SanJuan SanJosé Santiago Sa˜oPaulo White Plains DatosdecatalogaciÜnbibliogrØfica FUNDAMENTOSDEDISEÑOLÓGICO YDECOMPUTADORAS Mano,M.Morris;Kime,Charles PEARSONEDUCACIÓN,S.A.,Madrid,2005 ISBN: 978-84-832-2688-9 Materia:Electrónica621,3 Formato195#250mm Páginas:648 Todoslos derechosreservados. Quedaprohibida, salvoexcepciónprevista enlaLey, cualquier formadereproducción,distribución, comunicaciónpública ytransformacióndeestaobrasincontar conautorizacióndelos titulares depropiedadintelectual. Lainfraccióndelos derechosmencionadospuede serconstitutiva dedelitocontra lapropiedadintelectual (arts.270ysgts.Código Penal). DERECHOSRESERVADOS 52005porPEARSONEDUCACIÓN,S.A. Riberadel Loira,28 28042Madrid (España) FUNDAMENTOSDEDISEÑOLÓGICOYDECOMPUTADORES Mano,M.Morris;Kime,Charles ISBN:84-205-4399-3 Depósitolegal: M. PEARSONPRENTICEHALLes unsello editorial autorizadode PEARSONEDUCACIÓN,S.A. Authorizedtranslation fromtheEnglishlanguage edition, entitled LOGICANDCOMPUTERDESIGN FUNDAMENTALS,3rdEditionbyMano,M.Morris;Kime,Charkes,publishedbyPearsonEducation, Inc, publishingas PrenticeHall,Copyright 52004. ISBN0-13-140539-X Allrights reserved.Nopartofthis bookmaybe reproducedortransmitted inany formorbyanymeans, electronic ormechanical, including photocopying,recording orbyanyinformation storageretrieval system, withoutpermissionform PearsonEducation, Inc. Equipoeditorial: Editor:MiguelMartín-Romo Técnicoeditorial: MartaCaicoya Equipodeproducción: Director:JoséAntonio Clares Técnico: DiegoMarín Diseñodecubierta: Equipode diseñodePearsonEducación,S.A. Composición:COPIBOOK,S.L. Impresopor: IMPRESOENESPAÑA- PRINTEDINSPAIN Estelibrohasidoimpresoconpapelytintasecológicos C ONTENIDO Prefacio .......................................................................................... xv (cid:1) Capítulo 1 3 ORDENADORESDIGITALES E INFORMACIÓN ......................................................... 3 1-1 Computadoras digitales .......................................................... 4 Representación de la información ................................................ 5 Estructura de una computadora .................................................. 5 Más en relación con la computadora genérica .................................... 6 1-2 Sistemas numéricos ............................................................. 8 Números binarios ............................................................... 9 Números octales y hexadecimales ............................................... 10 Rangos de los números .......................................................... 12 1-3 Operaciones aritméticas ......................................................... 12 Conversión de decimal a otras bases ............................................. 15 1-4 Códigos decimales .............................................................. 17 Suma en BCD ................................................................... 18 Bit de paridad ................................................................... 19 1-5 Códigos Gray ................................................................... 19 1-6 Códigos alfanuméricos .......................................................... 21 1-7 Sumario del capítulo ............................................................ 24 Referencias ..................................................................... 24 Problemas ....................................................................... 24 (cid:1) Capítulo 2 27 CIRCUITOSLÓGICOSCOMBINACIONALES ............................................................ 27 2-1 Lógica binaria y puertas ......................................................... 28 Lógica binaria ................................................................... 28 Puertas lógicas .................................................................. 29 vi (cid:2) CONTENIDO 2-2 Álgebra de Boole ............................................................... 31 Identidades básicas del Álgebra de Boole ........................................ 33 Manipulación algebraica ......................................................... 35 El complemento de una función ................................................. 37 2-3 Formas canónicas ............................................................... 39 Minitérminos y maxitérminos .................................................... 39 Suma de productos .............................................................. 42 Producto de sumas .............................................................. 44 2-4 Optimización de circuitos de dos niveles ......................................... 44 Criterios de coste ................................................................ 45 Mapa de dos variables ........................................................... 46 Mapa de tres variables .......................................................... 47 Mapa de cuatro variables ........................................................ 51 2-5 Manipulación del mapa .......................................................... 54 Implicantes primos esenciales ................................................... 54 Implicantes primos no esenciales ................................................ 56 Optimización de producto de sumas ............................................. 57 Condiciones de indiferencia ..................................................... 59 2-6 Optimización de circuitos multinivel ............................................. 61 2-7 Otros tipos de puertas ........................................................... 65 2-8 Operador y puertas OR exclusiva ................................................ 69 Función impar .................................................................. 70 2-9 Salidas en altas impedancia ...................................................... 71 2-10 Resumen del capítulo ............................................................ 74 Referencias ..................................................................... 74 Problemas ....................................................................... 75 (cid:1) Capítulo 3 81 DISEÑO LÓGICO COMBINACIONAL .................................................................. 81 3-1 Conceptos de diseño y automatización ........................................... 82 Diseño jerárquico ............................................................... 83 Diseño top-down ................................................................ 86 Diseño asistido por computadora ................................................ 86 Lenguaje de descripción hardware ............................................... 87 Síntesis lógica ................................................................... 88 3-2 El espacio de diseño ............................................................ 90 Propiedades de las puertas ....................................................... 90 Niveles de integración ........................................................... 90 Tecnologías de circuitos ......................................................... 91 Parámetros tecnológicos ......................................................... 91 Lógica positiva y negativa ....................................................... 95 Compromisos de diseño ......................................................... 96 3-3 Ciclo de diseño ................................................................. 97 3-4 Mapeado tecnológico ............................................................ 104 Especificaciones de las células ................................................... 105 Librerías ........................................................................ 105 Técnicas de mapeado ............................................................ 107 CONTENIDO (cid:2) vii 3-5 Verificación ..................................................................... 113 Análisis lógico manual .......................................................... 113 La simulación ................................................................... 115 3-6 Tecnologías de implementación programables .................................... 116 Memorias de sólo lectura ........................................................ 119 Array lógico programable ....................................................... 121 Arrays de lógica programables ................................................... 122 3-7 Sumario del capítulo ............................................................ 124 Referencias ..................................................................... 124 Problemas ....................................................................... 125 (cid:1) Capítulo 4 133 FUNCIONES Y CIRCUITOS COMBINACIONALES ....................................................... 133 4-1 Circuitos combinacionales ....................................................... 134 4-2 Funciones lógicas básicas ........................................................ 134 Asignación, transferencia y complemento ........................................ 134 Funciones de varios bits ......................................................... 135 Habilitación ..................................................................... 137 4-3 Decodificación .................................................................. 140 Extensión de decodificadores .................................................... 140 Decodificadores con señal de habilitación ........................................ 143 4-4 Codificación .................................................................... 144 Codificador con prioridad ....................................................... 145 Expansión de codificadores ...................................................... 146 4-5 Selección ....................................................................... 148 Multiplexores ................................................................... 147 Expansión de multiplexores ...................................................... 149 Implementaciones alternativas de selectores ...................................... 150 4-6 Implementación de funciones combinacionales ................................... 152 Empleando decodificadores ...................................................... 152 Empleando multiplexores ........................................................ 154 Empleando memorias de sólo lectura ............................................ 157 Usando arrays lógicos programables ............................................. 159 Usando arrays de lógica programable ............................................ 162 Empleando tablas de búsqueda .................................................. 163 4-7 HDL representación para circuitos combinacionales-VHDL ....................... 165 4-8 Representación HDL de circuitos combinacionales-Verilog ....................... 172 4-9 Resumen del capítulo ............................................................ 178 Referencias ..................................................................... 179 Problemas ....................................................................... 179 (cid:1) Capítulo 5 189 FUNCIONESY CIRCUITOSARITMÉTICOS ............................................................. 189 5-1 Circuitos combinacionales iterativos ............................................. 190 5-2 Sumadores binarios .............................................................. 190 Semi-sumador ................................................................... 191 viii (cid:2) CONTENIDO Sumador completo .............................................................. 192 Sumador binario con acarreo serie ............................................... 193 Sumador con acarreo anticipado ................................................. 194 5-3 Resta binaria .................................................................... 197 Complementos .................................................................. 200 Resta con complementos ........................................................ 200 5-4 Sumador-restador binario ........................................................ 202 Números binarios con signo ..................................................... 203 Suma y resta binaria con signo .................................................. 204 Overflow o desbordamiento ..................................................... 206 5-5 Multiplicación binaria ........................................................... 208 5-6 Otras funciones aritméticas ...................................................... 209 Contracción o reducción ......................................................... 209 Incremento ...................................................................... 211 Decremento ..................................................................... 213 Multiplicación por constantes .................................................... 213 División por constantes .......................................................... 213 Relleno a ceros y extensión ...................................................... 214 5-7 Representación HDL-VHDL ..................................................... 215 Descripción de comportamiento ................................................. 217 5-8 Representaiones HDL-Verilog ................................................... 216 Descripción de comportamiento ................................................. 219 5-9 Resumen del capítulo ............................................................ 220 Referencias ..................................................................... 220 Problemas ....................................................................... 221 (cid:1) Capítulo 6 227 CIRCUITOS SECUENCIALES ......................................................................... 227 6-1 Definición de circuito secuencial ................................................ 228 6-2 Latches ......................................................................... 230 Latches RS y R1S1 ................................................................ 231 Latch D ......................................................................... 233 6-3 Flip-flops ....................................................................... 235 Flip-flop maestro-esclavo ........................................................ 236 Flip-flop disparados por flanco .................................................. 238 Símbolos gráficos estándar ...................................................... 239 Entradas asíncronas ............................................................. 241 Tiempos de los flip-flops ........................................................ 242 6-4 Análisis de circuitos secuenciales ................................................ 243 Ecuaciones de entrada ........................................................... 243 Tabla de estados ................................................................ 245 Diagrama de estados ............................................................ 247 Temporización del circuito secuencial ........................................... 248 Simulación ...................................................................... 250 6-5 Diseño de circuitos secuenciales ................................................. 252 Procedimiento del diseño ........................................................ 252 Localización de los diagramas de estados y las tablas de estados ................. 253