Algèbre de Boole et Portes CMOS - Ecole Polytechnique

36 Pages·2006·0.51 MB·French

E
U
Département de Physique
Q
I
Majeure
N
H
Micro-Nano-Optoélectronique
C
E
Circuits électroniques
T
Phy 568 :
Y
L
O
P Cours 1 :

E du silicium aux portes CMOS de base
L
O
C
G. Fontaine
janvier 2006
E
Plan du Chapitre :
« du silicium aux portes CMOS de base »
(cid:137) Introduction aux systèmes numériques
(cid:137) Du matériau au transistor MOS
(cid:137) Algèbre de Boole
(cid:137) Circuits statiques et réseaux de conduction
(cid:137) Portes de base
(cid:137) Sorties 3 états
(cid:137) Phénomènes physiques
Majeure MNO, Ecole Polytechnique, © G. Fontaine, janvier 2006 GF -du silicium aux portes CMOS de base -2
Introduction aux systèmes numériques
(cid:137) Logique binaire de niveaux de tension
(cid:131) Seuils, marges
(cid:137) Le rôle du temps
(cid:131) Logique combinatoire, synchrone, asynchrone
(cid:131) Le langage des chronogrammes
(cid:137) Contraintes physiques
(cid:131) Règles de charge, puissance dissipée
(cid:137) Couches conceptuelles
(cid:131) Modularité : Fast-Food ou Haute Couture ?
Majeure MNO, Ecole Polytechnique, © G. Fontaine, janvier 2006 GF -du silicium aux portes CMOS de base -3
Niveaux logiques
(cid:137) Transmission d ’une information binaire
(cid:137) Courbe de transfert statique en tension
Définition des niveaux valides en entrée
et en sortie
Immunité au bruit
Zones coloriées interdites
Nécessité d ’un gain non linéaire ==>
Restauration des niveaux logiques
Majeure MNO, Ecole Polytechnique, © G. Fontaine, janvier 2006 GF -du silicium aux portes CMOS de base -4
Le rôle du Temps
(cid:137) Temps idéal et Monde réel
(cid:131) Temps discret : Systèmes Synchrones
(cid:131) Temps continu : Systèmes Asynchrones
(cid:137) Circuits Combinatoires
(cid:137) Circuits Séquentiels
(cid:131) Circuits Synchrone
(cid:131) Circuits Asynchrones
(cid:137) Caractérisation
d ’un signal réel :
Majeure MNO, Ecole Polytechnique, © G. Fontaine, janvier 2006 GF -du silicium aux portes CMOS de base -5
Le langage des chronogrammes (a)
(cid:137) Représentation simplifiée de l'évolution d'un signal
électronique
v
1
t
0
transition
(cid:137) Valeurs non précisées
v
1
valeur définie nouvelle valeur définie t
0
transition
Majeure MNO, Ecole Polytechnique, © G. Fontaine, janvier 2006 GF -du silicium aux portes CMOS de base -6
Le langage des chronogrammes (b)
(cid:137) Valeurs non définies
v
1
valeur définie nouvelle valeur définie
t
0
valeur non
définie
(cid:137) Relations de causalité
∆ t
relation de causalité
t
Majeure MNO, Ecole Polytechnique, © G. Fontaine, janvier 2006 GF -du silicium aux portes CMOS de base -7
Le langage des chronogrammes (c)
(cid:137) Contraintes temporelles
≥ 0.1ns
≤ 0.07 ns
t
Majeure MNO, Ecole Polytechnique, © G. Fontaine, janvier 2006 GF -du silicium aux portes CMOS de base -8
Couches conceptuelles
(cid:137) Assemblage de fonctions standard
(cid:137) Réseau optimisé à la demande
Architecture des Systèmes
Assemblage de fonctions Assemblage d ’interrupteurs
Couche Electronique
Majeure MNO, Ecole Polytechnique, © G. Fontaine, janvier 2006 GF -du silicium aux portes CMOS de base -9
Du matériau au transistor MOS
(cid:137) Matériaux semiconducteurs
(cid:131) Conductivité, dopage, mobilité des porteurs
(cid:137) Transistor N-MOS
(cid:131) De la structure MOS au transistor
(cid:137) Caractéristiques du transistor N-MOS
(cid:137) Transistor P-MOS
(cid:137) Circuits C-MOS
Majeure MNO, Ecole Polytechnique, © G. Fontaine, janvier 2006 GF -du silicium aux portes CMOS de base -10